# BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-214235

(43) Date of publication of application: 19.09.1991

(51)Int.CI.

G06F 9/38

(21)Application number : 02-008384

(71)Applicant: HITACHI LTD

(22)Date of filing:

19.01.1990

(72)Inventor: NAKATSUKA YASUHIRO


KUROSAWA KENICHI

### (54) PARALLEL PROCESSING METHOD FOR PLURAL PATHS

### (57) Abstract:

PURPOSE: To extract the 100% parallelism out of a relevant program by preparing plural instruction taking-out parts.

CONSTITUTION: When a breakup instruction is executed by a processing system, the instruction take-out means of other processing systems have accesses to an instruction cache memory 101 based on an instruction address set by a breakup instruction or an instruction address that is already set. Thus, the parallel processing can be carried on in each processing system despite an internal branching occurred in an instruction train during processing at each side. Meanwhile it is required again to select one of those processing systems that start their actions independently of each other. In such conditions, a merging instruction is executed by a single instruction executing means 105 (107). Thus, the actions of the instruction taking-out means of other processing systems are stopped. Then the operation of the means 105 (107) is also stopped. Consequently, the branching instructions themselves can also be executed in parallel with each other.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

### ⑩ 日本国特許庁(JP) ⑪特許出願公開

### ◎公開特許公報(A) 平3-214235

®Int. Cl. 5

識別配号

庁内整理番号

@公開 平成3年(1991)9月19日

G 06 F 9/38

370 A

7927-5B

審査請求 未請求 請求項の数 3 (全8頁)

60発明の名称

複数パス並列処理方法

②特 顧 平2-8384

願 平2(1990)1月19日

@発明 者 中塚 康 弘

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

@発 明者 蹇 -

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

死所内

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台4丁目6番地

何代 理 人 弁理士 秋本 正実

/ . 発明の名称

推敷パス並列処理方法

- 2、特許請求の範囲
  - 1. メモリから命令を取り出す命令取り出し手段、 該手政により取り出された命令のデコード手段. 及び該手段によりデコードされた命令の災行手 戯より成るところの独立動作可能な処理系の被 数据と、分裂命令及び融合命令とを設けるとと もに、1つの処理系により処理中の命令列に同 時処理可能な命令が存在するときには、当該処 理系で分裂命令を実行させることにより他処理 系による同時並列処理を開始し、複数の処理系 による間時並列処理を1つの処理系の処理へま とめるときには、当該1つの処理系によって上 記職合命令を実行させることにより上記1つの 処理系以外の上記詞時並列処理を行っていた処 理系の動作を停止することを特徴とする複数パ ス並列処理方法。
  - 2. 前記複数の処理系によって同時並列処理を行

- う場合に、複数の処理系の各々にフラグを設け、 さらに上記処理系の処理対象とする命令列の中 に条件休止命令を挿入するとともに、同時並列 処理の開始を構示する前記分裂命令によって各 処理系の上記フラグをクリアし、各処理系が上 記条件休止命令を実行したときには自処理系の フラグを+1 更新しかつ他処理系のフラグを刷 べ、もし自処理系と他処理系のフラグの値が異 なるときはその鎖が一致するまで自処理系の次 の命令の処理を休止することを特徴とする請求 項1記載の複数パス並列処理方法。
- 3. 前記融合命令が実行されたときに、鉄融合命 合を実行した処理系で機能される処理の遊脱す る命令の一部を、該連続する命令が分岐命令を 含まないときに上記機合命令により動作を停止 された処理系により同時並列処理することを特 微とする請求項1記載の複数バス並列処理方法。
- 」、発明の詳細な説明

【産業上の利用分野】

本発明は、複数の命令を同時処理するための推

数パス並列処理方法に関するものである。

### [従来の技術]

資体処理の高速化のために、複数の命令を同時 実行するようにした処理装置の例として、特開昭 63-49843号、米国特許4,766,566号、及びヨーロ ッパ物許87110751、2号に記載されたものがあり、 これらの特許は銅一内容のものを各国に対して出 順したものである。この特許出顧における主張は、 近年スーパスカラという名前で呼ばれている値列 化力式であり、アドレスが遊校する2つの命令を **阿時に尖行するものである。米国特許4,766,566** 纾のFig.2−7に記載されているように、何時 に実行される2つの命令は単一の命令パッファに 納められており、これらが同時に実行される。こ の方式では、分岐が生じたときに連続した命令の 実行はできないから、一方の実行ユニットで分岐 命令が実行されたときに命令パッファをキャンセ ルして分岐発生時の処理を行っている。

### [発明が解決しようとする課題]

上記従来技術には、分岐命令による本質的な道

五いに独立動作可能な処理系を複数似設け、さらに1つの処理系がその命令を実行したときに他の処理系の動作を開始及び停止させるための分裂命令及び総合命令と、命令の実行がどこまで進んだかを示すフラグと、該フラグを参照して各処理系による命令の実行を制御する条件休止命令とを設けた。

### [作用]

1つの処理系により分裂命令が実行されると、他の処理系の命令政り出し手段が上記分裂命令によってセットされる命令アドレスに従い命令用にセットされている命令アドレスに従い命令用キャッシュメモリをアクセスする。これにより、キャッシュメモリと野は異なるプログラムカウンタを持つため、基本的に独立に動作し、分句で必要中の命令列の内部での触でかる。各処理系における並列処理を構続できる。

一方、このようにして独立に動作し始めた各処 環系を再び1本に絞り込む必要性もでてくる。こ 本港明の目的は、この分岐命令による並列度の 減少を解決し、分岐命令自身の並列化も可能とす る複数パス並列処理方法を提供するにある。

### 【孤賦を解決するための手段】

上記の目的を達成するために、本発明において は、パイプライン構成された命令取り出し手段、 デコード手段及び命令実行手段から成るところの

のときは1つの命令実行手段により融合命令を実行することにより、他の処理系の命令取り出し手段の動作を停止させる。これにともない命令実行手段も停止される。即ちパイプラインが絞り込まれる。融合命令によって停止したパイプラインは動作中のパイプラインによる分裂命令あるいは一定時間ごとに行われるタイマチェック機構によってのみ再調される。

### [实施例]

以下、本発明の一実施餌を詳糊に説明する。第 1 國は本発明を応用したプロセッサのブロック図 である。命介フェッチユニット100及び102は、そ れぞれの内部に独立動作するプログラムカウンタ を持ち、併号線111及び112を用いて命令用キャッ シュメモリ101に対して命令フェッチ要求を出す。 キャッシュメモり101はこれらの片方を交互にあ るいは両方を同時に受け付ける。対応するデータ は同時に受け付けられた勘合にはそのまま、交互 に受け付けられた場合にはキャッシュメモリ101 の内部にパッファリングされて、各サイクルごと に信号線114及び115へ出力される。それぞれが独 立に動作可能なデコーダやシーケンサから成る網 御ブロック103及び104は、キャッシュメモり101 からの命令をデコードした情報をもとに、併分解 118及び119を用いて下記の命令実行部を並列に制 御したり、分岐命令などの憤慨をもとに信号線 113及び116とデータ線122及び128を用いて命令フ ェッチユニット100及び102をも制御する。制御ブ ロック103及び104は信号線117によって相互に接

続されており、例えば顕者の同期をとるときなど にこの信号が利用される。命令実行部は1つのレ ジスタファイル106と2つの実行ユニット105及び 107から構成される。レジスタファイル106の一部 と実行ユニット105は制御信号118によって、レジ スタファイル106の一部と実行ユニット107は制料 信号118によってそれぞれ制御される。制御保号 118と119によって創御されるレジスタファイル 106の各部分の間には共通部分があってもなくて もよい。実行ユニット105及び107はそれぞれ独立 したソースデータバス120及び121を持ち、またそ れぞれ演算結果をファイル106へ格納するための ターゲットデータバス124及び126を持っている。 - メモリアクセスは、実行ユニット105及び107が計 貸したメモリアドレスをメモリアクセスコントロ ーラ108及び110へ渡し、これらコントローラ108 及び110はデータ用キャッシュメモリ108に対して アクセス事業128及び130を出すことにより行われ る。キャッシュメモリ108はこれらの信号を交互 あるいは飼時に受け付け、ロード/ストア専用バ

ス125を介してレジスタファイル106に対してデータの供給を行う。

第1個における左右のリソースは特殊な場合を 除いて独立に動作可能であり、プログラムの故列 性を抽出し同時に実行するのに適した構成となっ ている。極端な場合を考えると、左右で全く別の プログラムを実行させることもできる。一方、鄭 1頃において左右で共有されている命令用キャッ シュメモリ101、レジスタファイル106及びデータ 用キャッシュメモリ109の内部構造は、プロセッ サの実現方法や使用目的によって多少異なる可能 性がある。即ちキャッシュメモリ101,108の内部 は2つのキャッシュメモリから構成されてもよい し、1つのマルチポートキャッシュメモリから構 成されてもよい。また、フェッチ要求を交互に受 け付けることができる1つのキャッシュメモリで 構成し、命令取り出しユニットに得られた命令を バッファリングする手段を持ち、あたかも低サイ クルフェッチしたように見せかけるという方法も ある。レジスタファイル106の内部は左右で完全

に共有されたレジスタファイルでもよいし、全く 独立した2つのレジスタファイルから構成されて もよい。無論部分的に共有する形態のものも考え られる。共有される部分には、左右に分配される 独立したバス120、121をもつ必要がある。

ても同様であるが、ここでは動作していないもの とする。

これらの信号、即ち第1回の右半分を動作させるために、このプロセッサは特別な命令あるいは命令コード内に埋め込まれた特別なフィールドを有する。このような命令をここでは分裂命令(F・inaion Branch Instruction)と呼ぶことにする。この分裂命令がタイムスロットS1に契行ユニット105で実行されたとすると、第2回における別個得与201がオンとなり、命令フェッチユニット102が動作可能となる。ユニット102は分裂の合いよってセットされるアドレス、あるいは既にセットされているアドレスに従いの命令用キャッシュメモリ101をアクセスする。これにより第1回の右半分のパイプラインも動作関始することになる。第1回の右半分と左半分は独立に動作さる。

一方、このようにして独立に動作し始めたパイプラインを再び一本に紋り込む必要もある。そのため、分裂の場合と開機にこのプロセッサは特別な命令あるいは命令コード内に埋め込まれた特別

なフィールドを有する。このような命令を融合命 令 (Fusion Branch Instruction) と呼ぶこと にする。この融合命令がタイムスロットS2に実 行ユニット105で実行されたとすると、第2関に おける制御信号202がオンとなり、命令フェッチ ユニット100が動作を停止する。これにともない 配量プロック103及び実行ユニット105も停止され、 左半分のパイプラインが完全に停止する。即ちパ イプラインが右半分のみに絞り込まれる。融合命 令によって停止したパイプラインは、動作中のパ ィブラインによる分裂命令あるいは一定時間ごと に行われるタイマチェック機構によってのみ再腸 される。また、この融合命令によって並列処理が 停止されているとき、従来のスーパスカラ方式に より好止された処理系を利用するようにすること れできる。

次に、このようなプロセッサを用いた場合の効果的なプログラミングについて第3個及び類4個を用いて説明する。ここでは、比較の対象として 泳紋アドレスの2命令を同時に処理するスーパス

カラマシンをとりあげる。スーパスカラマシンはハードウェア物量が制約された条件、たとえば祭 検皮が低い LS Iを用いて実現する場合などに有効な方式であるが、連続アドレスの 2 命令という制約条件があるために並列度が向上しないという問題点がある。この方式による高速化の割合は、せいぜい 1 から 2 割裂皮と検定される。

第3回では実行サイクル数の異なる8命令(〇P301~〇P308)を両者で実行した場合を示している。簡単のために各命令の間にデータの競合関係はないものとする。〇P301、〇P304、〇P305、〇P308は実行に2サイクル要する命令であり、例りの命令は1サイクルをでする。でいる。スーパスカラマシンは速線でドレスの2命令はスーパスカラマシンは速線でドレスの2命令を同時に処理するため、それらの命令は1つの時に処理するため、それらの命令は10つの時に処理する。そのため同時実行でものの時に多れるると、ところどころ空きが生じ、全体の実行にタイムスロットT1~T8の8サイクルを要する。一方、第3四右側に示した本発明

による複数パス並列処理方法においてはこのよう な飼約がないため、タイムスロットT1~T6の 8サイクルにて実行を終了する。

以上は分岐のない簡単な場合の比較であるが、 より重要な相進点として、並列化の割合が本質的 に異なることがあげられる。即ちスーパスカラマ シンにおいては遊校の2命令が必ずしも同時に尖 行可能と出来ないので、最近化コンパイラを用い てコードを生成したとしても並列化不可能な部分 は本質的になくならない。分岐命令などがそのよ い例である。スーパスカラマシンにおいては分岐 は一度にしつしか契行できず、しかも分岐の入り 口と次の分岐命令との間の少ないコードの範囲内 でしか並列度を抽出できない。分岐命令は5命令 に1度出現すると意われており、平均4命令の間 で並列度を抽出することになる。第4回に分較命 台を含むコードの例を示す ( O P 401∼ O P 408)。 O P 403及び O P 408は条件分岐命令であり、それ ぞれOP401、OP404へ分岐する。OP403は7 図分岐を行い1回は分岐しない。またOP408は

5回分岐を行い1回は分岐しない。逆ってOP 401からO P403は8回、O P404からO P408は6 回災行される。条件分岐命令において分岐する場 合にはその実行に1サイクルを襲し、分岐しない 場合及びその他の命令は1サイクルにて契行が終 了するものとする。据4國(a)に示したパイプラ インの本数が1本の従来型のアーキテクチャをと った掛合(シングルモード)は、実行命会が54、 分岐が12回あるため、全体で80サイクル襲するこ とになる。第4週(b)に示したスーパスカラモー ドの場合には、OP401と402、OP404と405およ びOP406と407がそれぞれ並列可能であり実行さ れる命令対の数は34、分岐はシングルモードと何 傑に12回あるので、全体で70サイクルとなる。こ れに対し、第4関(c)に示した本発明による複数 パス並列処理方法を用いれば2つのループを別々 のパイプラインに割り当てることができるため、 分岐命令も含めて並列化が可能となる。即ちOP 401~403をプロセッサの左半分のパイプラインに 割り当て、残りを右半分に割り当てる。プロセッ

サの左半分のパイプラインの実行時間は命令でクルイプラインの実行時間は命令でクルとなる。また、プロセッサの右半分のパイプラインの実行時間は命令数が30、分岐回数が5であるという。ないでもはり45サイクルとなり、シングルルというの実行時間は45サイクルとなり、シングルートの90サイクルと比較して2倍の並列度を抽出ーへいるのものが、ループ回数が大きくなればこの影響は十分無視できる程度になる。これが本発明がスーパスカラモードに対して本質的に優れている理由である。

さて、このような複数パス並列処理方法を用いた場合において、2つのパス即ち2つのパイプラインの間にデータの依存関係がある場合についても対慮しなければならない。何故ならば、このに対する対策なくしては複数パス並列処理方法の本質的な高性能性を導きだすことは不可能となるからである。第5個は複数パス並列処理方法によるあ

るプログラムの溢れを示したものである。本プロ セッサのパイプラインは分裂命令501によって2 つに分かれるが、それぞれパスは互いに関選をも って動作する。即ち手帳き504において第1番目 のレジスタあるいはメモリに対して書き込み(W 1)が行われ、それをもう一方のパスの手続き509 で参照する (R 1)。手続き509はさらに第2番 目のレジスタあるいはメモリに対して書き込み (W 2)を行い、それを手続き512で参照する(R 2)。また、同時に手続き508では第3番目のレ ジスタあるいはメモリに対して書き込み(W3) を行い、それを手続き513で参照する(R3)。 その後、総合命令によってパイプラインの一本化 が行われる。第5回のプログラムの渡れはデータ の依存関係によって、その実行順序が規定される。 即ち手続き504は手続き508より先に、手続き508 は手続き513より先に、そして手続き508は手続き 512より先にそれぞれ実行されなければならない。 このような実行順序はハードウェアでは制御不可 能であるが、このプログラムのコードを生成する

コンパイラは実行順序の情報を持っているため、 コード中に実行順序制御のための命令を埋め込む ごとができる。この命令を条件体止命令(Increment and Conditional Pause) と呼ぶことにし て、その動作について説明する。前述の説明の通 り、手腕き504は手腕き509より早く実行されなけ ればならない。そこで、条件休止命令506,507を 用いて週期をとる。2つのパスにはそれぞれ周期 用のフラグ502,503があって、これらは分裂命令 501によってリセットされ、条件休止命令によっ てその値を増加させられる。 条件休止命令507は 手続き509の実行を手続き504の実行終了まで待た せる働きをするものである。手続き504の実行終 了時には、条件休止命令506が実行されており、 フラグ502は1となっている。条件休止命令507は フラグ503を1にしてフラグ502と比較する。この とき、条件休止命令507はフラグ502の内容を信号 繰51.5を用いて参照できる。もしもフラグ502がO の場合、即ちフラグ502がフラグ503と等しくない 時には、条件休止命令507はパイプラインを停止

### 特閒平3-214235 (6)

して条件体止命令506の共行終了を持つ。条件体止命令510と511に関しても関係であるが、手続き512及び513はそれぞれ手続き509及び508が終了していないと実行関始不能であるので、相手のフラグと値が等しくない場合にパイプラインを停止するという判定条件を持つ条件体止命令を使用する。このようにして誤動作なく目的のプログラムを並列に実行できる。


### [発明の効果]

本発明によれば、命令取り出し部分を複数もつことにより、分岐命令による並列度の減少を解決し、分岐命令自身をも並列化できるので、問題プログラムから並列度を100%抽出することができる。また、複数の命令実行部の周期をとるための命令とハードウェアを採用することにより、誤動作なく命令の実行原序を制御できる。

### 4. 図面の簡単な説明

第1回は本発明の方法を適用した処理装置の一 実施例を示すブロック圏、第2回は第1回の処理 装置におけるパイプライン制御の説明図、第3回

### 第 1 図



### 及び第4回は従来方法と本発明の方法によったと きの処理例を示す図、第5回は命令間にデータ依 存閣係があるときの実行順序制御方法の説明因で ある。


100, 102…命令フェッチユニット、103, 104… 制御ブロック、105, 107…実行ユニット、502。 503…フラグ。


代理人 弁理士 秋本正英

第 3 図


SUPER	SCALA	R	THIS	INVENTION
OP 301	OP302	T1	OP 301	OP 302
OP 303	OP 304	Ť3	OP 303	OP 304
OP 305	OP 306	<u>\</u> 4	OP 305	OP 308
OP307	OP 308	T7	<u> 10</u> 2 3073	

第 2 図





第 5 図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
OTHER:				

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.